Ich habe eine Frage zu den Design Rules. Ich habe die Design Rules in Altium Designer importiert und eine Platine mit einem FPGA (1mm pitch) bestückt. Nach dem Fanout wird immer die Rule Violation "Minimum Solder Mask Sliver" angezeigt, wenn zwischen den Pins eine Durchkontaktierung ist. Die Durchkontaktierungen haben die Abmessungen 0.6mm außen und 0.3mm innen. Selbst wenn ich die Durchkontaktierung auf die minimalen Abmessungen von 0.45/0.2mm senke, kommt der Fehler.
Kann PCB-Pool Platinen mit FPGAs nicht fertigen oder habe ich einen Fehler gemacht? Im Anhang ist ein kleines Beispielprojekt mit dem Fehler.
Ich habe den Support bereits zwei mal per Mail kontaktiert, aber leider noch keine Antwort bekommen.
Minimum "Solder Mask Sliver" steht für den Lötstoppmaskensteg zwischen den Pads. Dieser ist nach unseren Spezifikationen mit 0,1mm Mindestmaß angelegt.
Im Beispiel bedeutet das für den PCB-POOL Auftrag:
Das angelegte Pad wird vom Lötstopplack 0,075mm freigestellt. Der verbleibende Steg zwischen den Pads muss mindestens eine Breite von 0,1mm betragen.
Diese Regel dürfte in den Designrules der Altium (.Rul) nicht eingetragen sein. Hier ist auch zu unterscheiden ob der Kunde diese Stege haben möchte.
Die bisherige .rul- Datei wurde mit den Standardoptionen hinterlegt, die Regel des Solder Mask Sliver sollte bei Bedarf eingetragen werden.
Cookies erleichtern die Bereitstellung unserer Dienste. Klicken Sie auf "Alle Cookies akzeptieren", erlauben Sie alle Cookies, inkl. der Marketing-Cookies von Dritten für Statistiken und Newsletter-Analysen. Lehnen Sie alle Cookies ab, werden nur technisch notwendige BETA-Cookies verwendet, um diese Dienste bereitzustellen. Mehr erfahren